專利名稱：半導體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制作混有電容器部件等的半導體器件的方法，尤其涉及一種利用HSG(半球型晶粒)技術(shù)制作半導體器件的方法。
在制作動態(tài)隨機存儲器(DRAM)以及諸如此類的器件時，通常要求很高的集成度。要達到這種要求，DRAM中每一個存儲單元所占面積就要大幅度地減小。例如，在1或4兆位的DRAM中，使用的是最小設(shè)計寬度為0.8μm的設(shè)計規(guī)則；在16兆位的DRAM中，使用的是最小設(shè)計寬度為0.6μm的設(shè)計規(guī)則。
當存儲容量照這樣增加時，考慮到產(chǎn)品的制作高效率和低成本，不能增加半導體集成電路芯片的尺寸。這樣，在這種半導體技術(shù)中，如何減小一個存儲單元的面積就成了一個重要的課題。
存儲單元的面積減小會導致其能夠存儲的電荷量的減少。因此，當增加存儲單元的集成度時，就很難再保證每個存儲單元必需存儲的電荷量。為解決這個問題，已提出具有溝槽電容器和堆疊電容器的存儲單元，并被應(yīng)用到實際應(yīng)用中。
對于這些存儲單元，具有堆疊電容器的存儲單元比包含有溝槽電容器的存儲單元在結(jié)構(gòu)方面具有更大的優(yōu)越性，它對軟件錯誤有很高的抵抗能力，并且不損壞硅襯底。具有堆疊電容器的存儲單元結(jié)構(gòu)有望作為下一代存儲單元結(jié)構(gòu)。
具有堆疊電容器的存儲單元結(jié)構(gòu)是通過HSG技術(shù)來制作的，它通過在電容器部件表面制作許多的凸起來提高電荷存儲量。
堆疊電容器由一個下電極、一個電容絕緣薄膜、和一個上電極構(gòu)成。下電極通過中間絕緣層膜中的接觸孔與形成在半導體襯底上的MOSFET(金屬氧化物半導體場效應(yīng)晶體管)電連接。這這種情況下，許多半球形晶粒形成在儲電電極的表面，該儲電電極作為電容器的下電極，由此可以顯著地增加儲電電極的表面面積，由此得到大電容。
可以利用的HSG技術(shù)有很多種。在這些技術(shù)中，有通常所說的成核技術(shù)，即通過硅H4或諸如此類的物質(zhì)照射非晶態(tài)硅表面來成核，并通過退火形成球狀凸起。
圖4A到4C表示利用通常的成核技術(shù)制作電容器部件的步驟。如圖4A所示，在硅襯底1上制作一層由BPSG(硼磷硅玻璃)或諸如此類的物質(zhì)構(gòu)成的硅的氧化物薄膜2，再在薄膜2上形成電容接觸孔2a后，生長含磷濃度為1E20到1E21cm-3的摻雜非晶態(tài)硅，并通過光刻和腐蝕的方法將它形成為層疊結(jié)構(gòu)(此后稱為非晶態(tài)硅疊層)3。
如圖4B所示，清洗非晶態(tài)硅疊層3去除在其表面形成的自然氧化物薄膜后，將制作成的結(jié)構(gòu)在HSG加工設(shè)備(沒有示出)里加熱到570℃，并用乙硅烷(硅2H6)在1mTorr壓力下照射40秒，從而在非晶態(tài)硅層3表面形成成核體4。
如圖4C所示，制作成的結(jié)構(gòu)在高真空中在有乙硅烷照射的情況下于570℃退火2分鐘，這樣就在非晶態(tài)硅疊層3的表面形成半球狀或蘑菇狀HSG晶粒7。經(jīng)過退火，結(jié)晶層6會在非晶態(tài)硅疊層3的表面內(nèi)部生長，而結(jié)晶層5會從氧化硅層2和非晶態(tài)硅疊層3之間的界面形成。
如果持續(xù)進行退火，結(jié)晶層5就會在HSG晶粒7完全生長前延伸到結(jié)晶層6，一旦結(jié)晶層5到達結(jié)晶層6，HSG過程隨之結(jié)束，這樣就形成了HSG晶粒7的非生長部分10，如圖4C所示。
因此，抑制結(jié)晶層5的生長的常規(guī)方法是在非晶態(tài)硅疊層3和氧化硅薄膜2之間的界面形成不摻雜非晶態(tài)硅層。圖5A到5C表示制造電容器部件的步驟，其中不摻雜非晶態(tài)硅層形成在界面處。
如圖5A所示，在形成于硅襯底11上且由BPSG等構(gòu)成的氧化硅膜12中形成電容器接觸孔12a后，生長不摻雜非晶態(tài)硅層18。在不摻雜非晶態(tài)硅層18上生長含磷濃度為1E20到1E21cm-3的摻雜非晶態(tài)硅層，并通過光刻和腐蝕形成非晶態(tài)硅疊層13。
如圖5B所示，清洗非晶態(tài)硅疊層3去除在其表面形成的自然氧化物薄膜后，將制作成的結(jié)構(gòu)在HSG加工設(shè)備(沒有顯示出)里加熱到570℃，并用乙硅烷(硅2H6)在1mTorr壓力下照射40秒，從而在非晶態(tài)硅層3表面形成成核體4。
如圖5C所示，制作成的結(jié)構(gòu)在高真空中在有乙硅烷照射的情況下于570℃退火2分鐘，這樣就在非晶態(tài)硅疊層13的表面形成半球狀或蘑菇狀HSG晶粒17。經(jīng)過退火，結(jié)晶層16會在非晶態(tài)硅疊層13的表面內(nèi)部生長，而結(jié)晶層15會從氧化硅層12和非晶態(tài)硅疊層13之間的界面形成，與圖4A到4C的步驟類似。
由于不摻雜非晶態(tài)硅層18形成在氧化硅膜12與非晶態(tài)硅疊層13之間的界面，結(jié)晶層15的生長速率比圖4A到4C中的步驟中的速率低。因此在HSG晶粒17生長完成前，結(jié)晶層15不會延伸到結(jié)晶層16。
根據(jù)上述常規(guī)例子，通過形成不摻雜非晶態(tài)硅層18可以抑制結(jié)晶層的生長。但是不好的是不摻雜非晶態(tài)硅層18的形成增加了非晶態(tài)硅疊層13與硅襯底11之間的接觸電阻。
因此，本發(fā)明的一個目的是提供一種制作半導體器件的方法，這種方法能夠抑制結(jié)晶層的生長，并能夠有效地在非晶態(tài)硅表面制作許多凸起。
本發(fā)明的另一個目的是提供一種制作半導體器件的方法，這種方法能將接觸電阻抑制在很低水平。
為達到上述目的，本發(fā)明提供了一種制作半導體器件的方法，包括如下步驟在形成于硅襯底之上的氧化硅薄膜上形成有預定厚度的與硅襯底電連接的非晶態(tài)硅層；通過非晶態(tài)硅層注入離子，由此使氧化硅膜與非晶態(tài)硅層之間的界面混合；對非晶態(tài)硅層進行退火并照射預定的材料，使非晶態(tài)硅表面形成成核體；對已有成核體的非晶態(tài)硅層進行退火，在非晶態(tài)硅表面上形成以成核體為中心的凸起。


圖1A到1F是分別表示根據(jù)本發(fā)明第一實例制作半導體器件的步驟的剖面圖；圖2A到2G是分別表示根據(jù)本發(fā)明第二實例制作半導體器件的步驟的剖面圖；圖3A和3B分別是表示保護范圍與離子濃度之間關(guān)系的剖面圖和曲線圖；圖4A到4C分別是表示制作常規(guī)半導體器件的方法的步驟的剖面圖；圖5A到5C分別是表示制作常規(guī)半導體器件的另一方法的步驟的剖面圖。
下面將參照附圖來詳細說明本發(fā)明。
圖1A到1F表示利用本發(fā)明第一實例制作DRAM的步驟。參照圖1A，在氧化硅薄膜102上制作電容接觸孔102a，使之到達硅襯底101，其中氧化硅膜102由硅襯底上的BPSG等構(gòu)成。如圖1B所示，在電容接觸孔102a和其周邊部分之上形成有例如300nm高度的非晶態(tài)硅疊層103。同時非晶態(tài)硅疊層103也掩埋在電容器接觸孔102a中。
如圖1C所示，將硅或Ar離子注入到非晶態(tài)硅疊層103與氧化硅膜102之間的界面以混合該界面。因此離子注入層109形成在硅襯底101的表面，該表面暴露于電容器接觸孔102a的底部以及電容器接觸孔102a周圍的氧化硅膜102的表面。
如圖1D所示，用HF(氟化氫)或類似的物質(zhì)清洗非晶態(tài)硅疊層103，去除其表面的自然氧化物薄膜。然后，制作成的結(jié)構(gòu)在HSG加工設(shè)備(沒有示出)里被加熱到550℃-570℃(570℃最好)，同時照射1mTorr氣壓的乙硅烷(硅2H6)，持續(xù)40秒，以在非晶態(tài)硅疊層103上形成HSG成核體104。在第一實例中，氧化硅薄膜102的厚度是600nm，電容接觸孔102a的開口直徑是400nm，底部表面直徑是200nm。
如圖1E所示，把HSG加工設(shè)備里的溫度增加到850℃對所得到的結(jié)構(gòu)退火30分鐘。這樣，就會在非晶態(tài)硅疊層103表面上形成許多以成核體104為核心的半球狀或蘑菇狀凸起，也就是HSG晶粒107。
如圖1F所示，由于退火，整個非晶態(tài)硅疊層103結(jié)晶，離子注入層109中的離子擴散到非晶態(tài)硅疊層103以降低接觸電阻。
圖2A到2G分別表示根據(jù)本發(fā)明第二實例制作半導體器件的步驟。
如圖2A所示，在由BPSG等構(gòu)成的氧化硅膜202上形成電容接觸孔202a，使之到達硅襯底201。如圖2B所示，在電容接觸孔202a的壁內(nèi)及其周圍部分生長30到50nm厚的不摻雜非晶態(tài)硅層208。
如圖2C所示，將As或P離子注入到比不摻雜非晶態(tài)硅層208的界面稍微深的位置，以混合該界面。因此離子注入層209形成在硅襯底201的表面，該表面暴露于電容器接觸孔202a的底部以及電容器接觸孔202a周圍的氧化硅膜202的表面。
如圖2D所示，在電容接觸孔202a上面及其周圍部分上生長含磷濃度為1E20到1E21cm-3的摻雜非晶態(tài)硅203。此時，摻雜非晶態(tài)硅203也掩埋在電容接觸孔202a中。然后用光刻和腐蝕將摻雜非晶態(tài)硅203形成為疊層形狀。在第二實例中，氧化硅薄膜202的厚度是600nm，電容接觸孔202a的開口直徑是400nm，底部表面直徑是200nm。
如圖2E所示，用HF(氟化氫)或類似的物質(zhì)清洗非晶態(tài)硅疊層203，去除其表面的自然氧化物薄膜。然后，制作成的結(jié)構(gòu)在HSG加工設(shè)備(沒有顯示出)里被加熱到550℃-570℃(570℃最好)，同時照射1mTorr氣壓的乙硅烷(硅2H6)，持續(xù)40秒，以在非晶態(tài)硅疊層203上形成HSG成核體204。
如圖2F所示，把HSG加工設(shè)備里的溫度增加到850℃對所得到的結(jié)構(gòu)退火30分鐘。這樣，就會在非晶態(tài)硅疊層203表面上形成許多以成核體204為核心的半球狀或蘑菇狀凸起，也就是HSG晶粒207。
如圖2G所示，由于30分鐘的退火，離子注入層209中的離子(As或P)從離子注入層209擴散到不摻雜非晶態(tài)硅疊層208以降低接觸電阻。注意，由于退火，整個疊層轉(zhuǎn)換為多晶硅。
盡管注入離子種類沒有具體的限制，但是小質(zhì)量元素如H或He在界面處的混合效應(yīng)很小。與非晶態(tài)硅疊層103或203中所含摻雜劑有相同導電類型的元素不僅有界面混合效應(yīng)，而且可以降低接觸電阻。
在用As或P時，最好用下面設(shè)置以滿足兩個條件I.氧化硅膜102或202界面處的離子濃度為1E20cm-3或以下。
II.通過隨后的退火，離子擴散到非晶態(tài)硅疊層103或203。
更具體地，對于膜厚為30nm的情況，為了得到膜厚的2到4倍的凸起高度范圍，As的注入能量設(shè)置為100到250KeV，或者P的注入能量設(shè)置為50到100KeV。例如，凸起高度與注入離子的濃度有圖3A和3B的關(guān)系。注意當注入離子不是用作摻雜劑時，即硅或Ar用作摻雜劑時，可以用1到4倍膜厚的凸起高度來注入As或P。為了得到滿意的混合效應(yīng)，劑量最好是5E14到2E16cm-2。
上面的實例說明了制作DRAM中的電容部件的方法。本發(fā)明并不局限于DRAM，它同樣可以用在EPROM(電可編程ROM)和EEPROM(電可擦除可編程ROM)中的浮柵等的表面處理中。
正如上面所說明的，根據(jù)本發(fā)明，由于在非晶態(tài)硅層與氧化膜之間的界面注入離子，以混合界面，所以可以抑制非晶態(tài)硅層中結(jié)晶層的生長。另外可以有效地生長凸起，并且可以將接觸電阻抑制得很低。
權(quán)利要求
1.一種制作半導體器件的方法，其特征在于，包括如下步驟在形成于硅襯底上的氧化硅薄膜(102，202)上形成預定厚度并與所說硅襯底(101，201)電連接的非晶態(tài)硅層(103，203，208)；通過所說非晶態(tài)硅層進行離子注入，由此混合所說氧化硅膜與所說非晶態(tài)硅層之間的界面；對所說的非晶態(tài)硅層進行退火同時照射預定的材料，在所說非晶態(tài)硅表面形成成核體(104，204)；對有所說成核體的所說非晶態(tài)硅層進行退火，用所說成核體作為中心，在所說非晶態(tài)硅的所說表面上形成凸起(107，207)。
2.如權(quán)利要求1所述的方法，其特征在于，形成所說非晶態(tài)硅層的步驟包括在形成于所說硅襯底上的所說硅氧化薄膜上直接形成有預定厚度且與所說硅襯底電連接的摻雜非晶態(tài)硅層(103)；且混合界面的步驟包括通過所說非晶態(tài)硅層進行離子注入，由此混合所說氧化硅膜與所說非晶態(tài)硅層之間的界面。
3.如權(quán)利要求1所述的方法，其特征在于，形成所說非晶態(tài)硅層的步驟包括在所說氧化硅薄膜上直接形成與所說硅襯底電連接的不摻雜非晶態(tài)硅層(208)；在所說不摻雜非晶態(tài)硅層上形成有預定厚度的摻雜非晶態(tài)硅層(203)；混合界面的步驟包括通過所說不摻雜的非晶態(tài)硅層進行離子注入，由此混合所說氧化硅膜與所說非晶態(tài)硅層之間的界面。
4.如權(quán)利要求1所述的方法，其特征在于，形成所說非晶態(tài)硅層的步驟包括在所說氧化硅膜中形成接觸孔(102a，202a)使之到達所說硅襯底；在所說接觸孔上面和接觸孔周圍的氧化硅膜上形成有預定厚度的所說非晶態(tài)硅層。
5.如權(quán)利要求4所述的方法，其特征在于，混合界面的步驟包括通過所說非晶態(tài)硅層進行離子注入，由此在暴露于接觸孔底部的所說硅襯底的表面形成離子注入層。
6.如權(quán)利要求1所述的方法，其特征在于，在所說的非晶態(tài)硅層的所說的表面上形成的凸起的形狀是半球體和蘑菇體的一種。
7.如權(quán)利要求1所述的方法，其特征在于，注入的離子是砷和磷中的一種。
8.如權(quán)利要求7所述的方法，其特征在于，在一定能量下注入離子，以得到2到4倍膜厚的凸起高度。
9.如權(quán)利要求1所述的方法，其特征在于，注入的離子是硅離子和氬離子中的一種。
10.如權(quán)利要求9所述的方法，其特征在于，在一定能量下注入離子，以得到1到4倍膜厚的凸起高度。
11.如權(quán)利要求1所述的方法，其特征在于，形成成核體的步驟包括將所說非晶態(tài)硅層加熱到550至570℃。
12.如權(quán)利要求3所述的方法，其特征在于，形成厚30-50nm的所說不摻雜非晶態(tài)硅層。
13.如權(quán)利要求2所述的方法，其特征在于，所說摻雜非晶態(tài)硅層含砷和磷中的一種，且濃度為1E20到1E21cm-3。
14.如權(quán)利要求3所述的方法，其特征在于，所說摻雜非晶態(tài)硅層含砷和磷中的一種，且濃度為1E20到1E21cm-3。
全文摘要
在制作半導體器件過程中,在形成于硅襯底之上的氧化硅薄膜上,形成具有預定厚度并且與硅襯底電連接的非晶態(tài)硅層。通過非晶態(tài)硅層進行離子注入,由此混合氧化硅膜與非晶態(tài)硅層之間的界面。通過退火非晶態(tài)硅層并照射預定材料,在非晶態(tài)硅層表面形成成核體。把有成核體的非晶態(tài)硅層進行退火,以成核體為中心,在非晶態(tài)硅表面形成凸起。
文檔編號H01L27/108GK1199246SQ9810162
公開日1998年11月18日 申請日期1998年4月22日 優(yōu)先權(quán)日1997年4月22日
發(fā)明者山本一郎 申請人:日本電氣株式會社