領(lǐng)域

本公開的各方面涉及半導(dǎo)體器件，尤其涉及鰭式場(chǎng)效應(yīng)晶體管(FinFET)靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件中的p溝道金屬氧化物半導(dǎo)體(PMOS)傳輸門晶體管。

背景技術(shù)：

將半導(dǎo)體材料用于電子設(shè)備是廣泛普及的。許多不同材料(諸如硅(Si)、砷化鎵(GaAs)、和其他復(fù)合半導(dǎo)體材料)可被用于創(chuàng)建各種類型的器件(諸如發(fā)光二極管、晶體管、和太陽(yáng)能電池)并且還可被用于創(chuàng)建包括許多獨(dú)立器件的集成電路。

在半導(dǎo)體器件中，通常使用存儲(chǔ)器來配置邏輯塊的功能以及器件與電路之間的互連的路由。出于功率和大小考慮，SRAM可被用于允許對(duì)電路操作的定制。

SRAM存儲(chǔ)器可由使用場(chǎng)效應(yīng)晶體管(FET)組件的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電路來制造。近來，已經(jīng)引入了CMOS中晶體管的不同結(jié)構(gòu)，其中晶體管是“鰭”形(3D)結(jié)構(gòu)。這些結(jié)構(gòu)通常被稱為“FinFET結(jié)構(gòu)”。

存在一些與CMOS存儲(chǔ)器應(yīng)用相關(guān)聯(lián)的問題。P溝道器件相對(duì)于n溝道器件的荷載流子遷移率的差異在較快CMOS存儲(chǔ)器應(yīng)用中被提升。

概述

根據(jù)本公開的一方面的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元包括位線和字線。此類CMOS SRAM存儲(chǔ)器單元進(jìn)一步包括具有至少第一p溝道器件的CMOS存儲(chǔ)器單元，該第一p溝道器件包括不同于該CMOS存儲(chǔ)器單元的基板材料的第一溝道材料，該第一溝道材料具有比該基板材料的固有溝道遷移率大的固有溝道遷移率，該第一p溝道器件將該CMOS存儲(chǔ)器單元耦合到位線和字線。

根據(jù)本公開的另一方面的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元包括具有位線和字線的CMOS存儲(chǔ)器單元。此類CMOS SRAM存儲(chǔ)器單元進(jìn)一步包括用于將CMOS存儲(chǔ)器單元耦合到位線和字線的裝置，其中用于耦合的裝置具有比該CMOS存儲(chǔ)器單元的基板材料的固有溝道遷移率高的固有溝道遷移率。

根據(jù)本公開的一方面的用于制作互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元的方法包括使用第一p溝道器件將CMOS存儲(chǔ)器單元耦合到位線。此類方法進(jìn)一步包括使用第一p溝道器件將該CMOS存儲(chǔ)器單元耦合到字線，其中該第一p溝道器件包括不同于基板材料的溝道材料，該溝道材料具有比該基板材料的固有溝道遷移率高的固有溝道遷移率。

這已較寬泛地勾勒出本公開的特征和技術(shù)優(yōu)勢(shì)以便下面的詳細(xì)描述可以被更好地理解。本公開的附加特征和優(yōu)點(diǎn)將在下文描述。本領(lǐng)域技術(shù)人員應(yīng)該領(lǐng)會(huì)，本公開可容易地被用作修改或設(shè)計(jì)用于實(shí)施與本公開相同的目的的其他結(jié)構(gòu)的基礎(chǔ)。本領(lǐng)域技術(shù)人員還應(yīng)認(rèn)識(shí)到，這樣的等效構(gòu)造并不脫離所附權(quán)利要求中所闡述的本公開的教導(dǎo)。被認(rèn)為是本公開的特性的新穎特征在其組織和操作方法兩方面連同進(jìn)一步的目的和優(yōu)點(diǎn)在結(jié)合附圖來考慮以下描述時(shí)將被更好地理解。然而，要清楚理解的是，提供每一幅附圖均僅用于解說和描述目的，且無意作為對(duì)本公開的限定的定義。

附圖簡(jiǎn)述

為了更全面地理解本公開，現(xiàn)在結(jié)合附圖參閱以下描述。

圖1解說了本公開的一方面中的半導(dǎo)體晶片的立體圖。

圖2解說了根據(jù)本公開的一方面的管芯的橫截面視圖。

圖3解說了本公開的一方面中的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)器件的橫截面視圖。

圖4解說了根據(jù)本公開的一方面的晶體管。

圖5A-5C解說了CMOS存儲(chǔ)器單元的示意圖。

圖6解說了本公開的一方面中的CMOS存儲(chǔ)器單元的示意圖。

圖7A解說了根據(jù)本公開的一方面的PMOS器件的橫截面視圖。

圖7B解說了根據(jù)本公開的一方面的CMOS存儲(chǔ)器單元的俯視圖。

圖8是解說根據(jù)本公開的一方面的用于在半導(dǎo)體基板上制造器件的方法的過程流程圖。

圖9是示出其中可有利地采用本公開的配置的示例性無線通信系統(tǒng)的框圖。

圖10是解說根據(jù)一種配置的用于半導(dǎo)體組件的電路、布局、以及邏輯設(shè)計(jì)的設(shè)計(jì)工作站的框圖。

詳細(xì)描述

以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無意表示可實(shí)踐本文中所描述的概念的僅有的配置。本詳細(xì)描述包括具體細(xì)節(jié)以便提供對(duì)各種概念的透徹理解。然而，對(duì)于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細(xì)節(jié)也可實(shí)踐這些概念。在一些實(shí)例中，以框圖形式示出眾所周知的結(jié)構(gòu)和組件以避免湮沒此類概念。如本文所述的，術(shù)語(yǔ)“和/或”的使用旨在表示“可兼性或”，而術(shù)語(yǔ)“或”的使用旨在表示“排他性或”。

半導(dǎo)體制造工藝通常被分為三個(gè)部分：前端制程(FEOL)、中部制程(MOL)以及后端制程(BEOL)。前端制程包括晶片制備、隔離、阱形成、柵極圖案化、間隔物、和摻雜植入。中部制程包括柵極和端子觸點(diǎn)形成。后端制程包括形成互連和電介質(zhì)層以用于耦合至FEOL器件。這些互連可以用使用等離子體增強(qiáng)化學(xué)氣相沉積法(PECVD)來沉積的層間電介質(zhì)(ILD)材料的雙鑲嵌工藝來制造。各種材料可被用在FEOL、MOL、或BEOL工藝中以提高半導(dǎo)體器件的性能。

圖1解說了本公開的一方面中的半導(dǎo)體晶片的立體圖。晶片100可以是半導(dǎo)體晶片，或者可以是在晶片100的表面上具有一層或多層半導(dǎo)體材料的基板材料。當(dāng)晶片100是半導(dǎo)體材料時(shí)，其可使用切克勞斯基(Czochralski)工藝從籽晶生長(zhǎng)，在切克勞斯基工藝中籽晶被浸入半導(dǎo)體材料的熔池中，并且緩慢旋轉(zhuǎn)并從池中被移除。熔融材料隨后在晶體的取向上結(jié)晶到籽晶上。

晶片100可以是復(fù)合材料，諸如砷化鎵(GaAs)或氮化鎵(GaN)、諸如砷化銦鎵(InGaAs)的三元材料、四元材料、或者可以是用于其他半導(dǎo)體材料的基板材料的任何材料。雖然許多材料本質(zhì)上可以是晶體，但是多結(jié)晶或非晶材料也可用于晶片100。

晶片100或耦合到晶片100的各層可被提供有使晶片100更具導(dǎo)電性的材料。作為示例而非限定，硅晶片可以具有添加到晶片100的磷或硼，以允許電荷在晶片100中流動(dòng)。這些添加劑被稱為摻雜劑，并且在晶片100或晶片100的各部分內(nèi)提供額外的荷載流子(電子或空穴)。通過選擇提供額外的荷載流子的區(qū)域、提供哪種類型的荷載流子、以及晶片100中附加的荷載流子的量(密度)，可在晶片100中或晶片100上形成不同類型的電子器件。

晶片100具有指示該晶片100的晶向的取向102。取向102可以是如圖1中所示的晶片100的平坦邊緣，或者可以是槽口或其他標(biāo)記以解說晶片100的晶向。取向102可指示晶片100中晶格的平面的米勒指數(shù)。

米勒指數(shù)形成晶格中結(jié)晶平面的注釋系統(tǒng)。晶格平面可以由三個(gè)整數(shù)h、k和l指示，這些整數(shù)是晶體中平面(hkl)的米勒指數(shù)。每個(gè)指數(shù)表示基于倒易晶格矢量與方向(h,k,l)正交的平面。這些整數(shù)通常以最低項(xiàng)寫出(例如，它們的最大公約數(shù)應(yīng)為1)。米勒指數(shù)(100)表示與方向h正交的平面；指數(shù)010表示與方向k正交的平面，并且指數(shù)001表示與l正交的平面。對(duì)于一些晶體，使用負(fù)數(shù)(被寫為指數(shù)上方的逆)，并且對(duì)于一些晶體(諸如氮化鎵)，可采用三個(gè)以上數(shù)字以充分描述不同的結(jié)晶平面。

一旦按需處理了晶片100，就沿切割線104分割晶片100。切割線104指示晶片100將在何處被分離或者分開成多片。切割線104可限定已在晶片100上制造的各種集成電路的輪廓。

一旦定義了切割線104，晶片100就可被鋸成或者以其他方式分成多片以形成管芯106。每個(gè)管芯106可以是具有許多器件的集成電路或者可以是單個(gè)電子器件。管芯106(其也可被稱為芯片或半導(dǎo)體芯片)的物理大小至少部分地取決于將晶片100分成特定大小的能力、以及管芯106被設(shè)計(jì)成包含個(gè)體器件的數(shù)量。

一旦晶片100已被分成一個(gè)或多個(gè)管芯106，管芯106就可被安裝到封裝中，以允許對(duì)在管芯106上制造的器件和/或集成電路的接入。封裝可包括單列直插封裝、雙列直插封裝、母板封裝、倒裝芯片封裝、銦點(diǎn)/凸點(diǎn)封裝、或者提供對(duì)管芯106的接入的其他類型的器件。還可通過線焊、探針、或者其他連接來直接接入管芯106，而無需將管芯106安裝到分開的封裝中。

圖2解說了根據(jù)本公開的一方面的管芯106的橫截面視圖。在管芯106中可存在基板200，其可以是半導(dǎo)體材料和/或可充當(dāng)對(duì)電子器件的機(jī)械支持?；?00可以是摻雜的半導(dǎo)體基板，其具有存在于基板200中各處的電子(指定為n型)或空穴(指定為p型)荷載流子。用荷載流子離子/原子對(duì)基板200的后續(xù)摻雜可改變基板200的電荷攜帶能力。

在基板200(例如，半導(dǎo)體基板)內(nèi)，可存在阱202和204，這些阱可以是場(chǎng)效應(yīng)晶體管(FET)的源極和/或漏極，或者阱202和/或204可以是鰭式構(gòu)造FET(FinFET)的鰭結(jié)構(gòu)。取決于阱202和/或204的結(jié)構(gòu)和其他特性以及基板200的外圍結(jié)構(gòu)，阱202和/或204還可以是其他器件(例如，電阻器、電容器、二極管、或其他電子器件)。

半導(dǎo)體基板還可具有阱206和208。阱208可完全在阱206內(nèi)，并且在一些情形中，可形成雙極結(jié)型晶體管(BJT)。阱206還可被用作隔離阱，以將阱208與管芯106內(nèi)的電場(chǎng)和/或磁場(chǎng)隔離。

層210到214可被添加到管芯106。層210可以是例如氧化物或絕緣層，其可將阱202-208彼此隔離或者與管芯106上的其他器件隔離。在此類情形中，層210可以是二氧化硅、聚合物、電介質(zhì)、或者另一電絕緣層。層210也可以是互連層，在該情形中，層210可以是導(dǎo)電材料，諸如銅、鎢、鋁、合金、或者其他類似導(dǎo)電材料。

取決于期望器件特性和/或?qū)?10和214的材料，層212也可以是電介質(zhì)或?qū)щ妼印?14可以是封裝層，其可保護(hù)層210和212、以及阱202-208和基板200免受外力。作為示例而非限定，層214可以是保護(hù)管芯106免受機(jī)械損害的層，或者層214可以是保護(hù)管芯106免受電磁或輻射損害的材料層。

在管芯106上設(shè)計(jì)的電子器件可包括許多特征或結(jié)構(gòu)組件。例如，管芯106可受任何數(shù)量的方法作用以將摻雜劑施加到基板200、阱202-208中，并且若期望，施加到層210-214中。作為示例而非限定，管芯106可受離子注入、摻雜劑原子沉積的作用，這些摻雜劑原子通過擴(kuò)散工藝、化學(xué)氣相沉積、外延生長(zhǎng)、或其他方法被驅(qū)入晶格中。通過層210-214的各部分的選擇性生長(zhǎng)、材料選擇以及移除，并且通過基板200和阱202-208的選擇性移除、材料選擇以及摻雜劑濃度，可在本公開的范圍內(nèi)形成許多不同的結(jié)構(gòu)和電子器件。

此外，基板200、阱202-208、以及層210-214可通過各種工藝被選擇性地移除或添加?；瘜W(xué)濕法蝕刻、化學(xué)機(jī)械平坦化(CMP)、等離體子蝕刻、光致抗蝕劑掩模、鑲嵌工藝、以及其他方法可創(chuàng)建本公開的結(jié)構(gòu)和器件。

圖3解說了本公開的一方面中的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)器件300的橫截面視圖。MOSFET器件300可具有四個(gè)輸入端子。四個(gè)輸入端子是源極302、柵極304、漏極306和基板308。源極302和漏極306可制造為基板308中的阱202和204，或者可制造為基板308上方的區(qū)域，或者若期望制造為管芯106上的其它層的一部分。此類其他結(jié)構(gòu)可以是鰭或者從基板308的表面突出的其他結(jié)構(gòu)。此外，基板308可以是管芯106上的基板200，但是基板308也可以是層210-214中耦合到基板200的一層或多層。

MOSFET器件300是單極器件，這是因?yàn)槿Q于MOSFET器件300的類型，電流僅由一種類型的荷載流子(例如，電子或空穴)產(chǎn)生。MOSFET器件300通過控制在源極302與漏極306之間的溝道310中的荷載流子的量來操作。電壓V_源極312施加于源極302，電壓V_柵極314施加于柵極304，并且電壓V_漏極316施加于漏極306。分開的電壓V_基板318也可施加于基板308，盡管電壓V_基板318可耦合到電壓V_源極312、電壓V_柵極314或電壓V_漏極316中的一個(gè)。

為了控制溝道310中的荷載流子，當(dāng)柵極304累積電荷時(shí)電壓V_柵極314在溝道310中創(chuàng)建電場(chǎng)。與在柵極304上累積的電荷相反的電荷開始在溝道310中累積。柵極絕緣體320將累積在柵極304上的電荷與源極302、漏極306以及溝道310絕緣。柵極304和溝道310(兩者之間具有柵極絕緣體320)創(chuàng)建電容器，并且當(dāng)電壓V_柵極314增加時(shí)，充當(dāng)該電容器的一個(gè)極板的柵極304上的荷載流子開始累積。柵極304上電荷的這種累積將相反的荷載流子吸引到溝道310中。最終，足夠的荷載流子在溝道310中累積，以提供源極302與漏極306之間的導(dǎo)電路徑。該狀況可被稱為打開FET的溝道。

通過改變電壓V_源極312和電壓V_漏極316、以及他們與電壓V_柵極314的關(guān)系，施加于柵極304的打開溝道310的電壓量可以變化。例如，電壓V_源極312通常具有大于電壓V_漏極316的電位。使電壓V_源極312與電壓V_漏極316之間的電壓差更大改變用于打開溝道310的電壓V_柵極314的量。此外，較大的電壓差將改變使荷載流子移動(dòng)通過溝道310的電動(dòng)勢(shì)的量，從而創(chuàng)建通過溝道310的較大電流。

柵極絕緣體320材料可以是二氧化硅，或者可以是電介質(zhì)或具有與二氧化硅不同的介電常數(shù)(k)的其他材料。此外，柵極絕緣體320可以是材料的組合或者不同的材料層。例如，柵極絕緣體320可以是氧化鋁、氧化鉿、氮氧化鉿、氧化鋯、或者這些材料的層疊和/或合金。可使用用于柵極絕緣體320的其他材料，而不會(huì)脫離本公開的范圍。

通過改變用于柵極絕緣體320的材料、以及柵極絕緣體320的厚度(例如，柵極304與溝道310之間的距離)，柵極304上用于打開溝道310的電荷量可以變化。還解說了示出MOSFET器件300的各端子的符號(hào)322。對(duì)于n型MOSFET(使用電子作為溝道310中的荷載流子)，向符號(hào)322中的基板308端子應(yīng)用遠(yuǎn)離柵極304端子的箭頭。對(duì)于p型MOSFET(使用空穴作為溝道310中的荷載流子)，向符號(hào)322中的基板308端子應(yīng)用指向柵極304端子的箭頭。

柵極304也可由不同的材料制成。在一些設(shè)計(jì)中，柵極304由多結(jié)晶硅(polycrystalline silicon)制成，多晶硅也被稱為多晶硅(polysilicon)或多晶(poly)，其是硅的導(dǎo)電形式。雖然本文中被稱為“多晶”或“多晶硅”，但金屬、合金或其他導(dǎo)電材料也被構(gòu)想為用于如本公開中所描述的柵極304的恰適材料。

在一些MOSFET設(shè)計(jì)中，在柵極絕緣體320中可能期望高k值材料，并且在此類設(shè)計(jì)中，可采用其他導(dǎo)電材料。作為示例而非限定，“高k金屬柵極”設(shè)計(jì)可將金屬(諸如銅)用于柵極304端子。雖然被稱為“金屬”，但多結(jié)晶材料、合金或其他導(dǎo)電材料也被構(gòu)想為用于如本公開中所描述的柵極304的恰適材料。

導(dǎo)電互連(例如，跡線)可被用于至MOSFET器件300的互連，或者至管芯106(例如，半導(dǎo)體管芯)中的其他器件的互連。這些導(dǎo)電互連跡線可在層210-214中的一層或多層中，或者可以在管芯106的其他層中。

圖4解說了根據(jù)本公開的一方面的晶體管。鰭式構(gòu)造FET(FinFET 400)以與關(guān)于圖3所描述的MOSFET器件300類似的方式操作。然而，F(xiàn)inFET 400中的鰭402生長(zhǎng)或者以其它方式耦合到基板308。鰭402包括源極302、柵極304和漏極306。柵極304通過柵極絕緣體320耦合到鰭402。在FinFET結(jié)構(gòu)中，F(xiàn)inFET 400的物理大小可以小于圖3中所示出的MOSFET器件300結(jié)構(gòu)。物理大小的這種減小允許在管芯106上每單位面積更多的器件。

圖5A解說了CMOS存儲(chǔ)器單元500的示意圖。圖5A解說了六晶體管(6T)單元(也稱為單端口單元)。在圖5A中，傳輸門晶體管502和504是n溝道(NMOS)器件。存儲(chǔ)器單元506包括第一p溝道上拉晶體管508和第二p溝道上拉晶體管510，并且還包括第一NMOS下拉晶體管512和第二NMOS下拉晶體管514。第一p溝道上拉晶體管508和第二p溝道上拉晶體管510被耦合到供電電壓(VDD)516。另外，第一NMOS下拉晶體管512和第二NMOS下拉晶體管514被耦合到地518。

傳輸門晶體管502的源極和漏極被耦合在存儲(chǔ)器單元506與位線(BL)520之間。傳輸門晶體管504的源極和漏極被耦合在存儲(chǔ)器單元506與位線逆(BLB)522之間。傳輸門晶體管502和504的柵極被耦合到字線(WL)524。

為了讀取存儲(chǔ)器單元506，字線524上的電壓升高，其可以升高至供電電壓516的電壓。升高字線524的電壓向傳輸門晶體管502的柵極提供電壓。這打開了傳輸門晶體管502中的溝道。電流從位線520流動(dòng)經(jīng)過傳輸門晶體管502，并且隨后流動(dòng)經(jīng)過第一NMOS下拉晶體管512至地518。電流路徑526被示出以指示在讀操作期間經(jīng)過CMOS存儲(chǔ)器單元500的電流流動(dòng)的方向和路徑。

圖5B解說了八晶體管(8T)(雙端口)CMOS存儲(chǔ)器單元528。在CMOS存儲(chǔ)器單元528中，附加NMOS晶體管530和532被用于讀取存儲(chǔ)器單元506。為了讀取存儲(chǔ)器單元506，讀位線(RBL)534被設(shè)為高，并且讀字線(RWL)536也被設(shè)為高，其可以至VDD 516。這允許電流路徑526被打開并且存儲(chǔ)器單元506被讀取。

圖5C解說了十晶體管(10T)(三端口)CMOS存儲(chǔ)器單元538。在CMOS存儲(chǔ)器單元538中，兩個(gè)額外的附加NMOS晶體管540和542被用于讀取存儲(chǔ)器單元506。為了讀取存儲(chǔ)器單元506，第二讀位線(RBL2)544被設(shè)為高，并且讀字線(RWL2)546也被設(shè)為高，其可以至VDD 516。這允許電流路徑548被打開并且存儲(chǔ)器單元506被讀取。

圖6解說了本公開的一方面中的CMOS存儲(chǔ)器單元600的示意圖。在圖6中，p溝道(PMOS)器件被用作用于CMOS存儲(chǔ)器單元600的第一PMOS傳輸門器件602和第二PMOS傳輸門器件604。第一PMOS傳輸門器件602和第二PMOS傳輸門器件604在圖6中被示為晶體管，但可以是其他器件。當(dāng)在CMOS存儲(chǔ)器單元600上執(zhí)行讀操作時(shí)，字線524上的電壓被減小而非增加。字線524上的電壓可被減小至零伏。此外，位線520和位線逆522上的電壓也被減小，并且也可被減小至零伏。這些電壓條件打開第一PMOS傳輸門器件602中的溝道。電流從位線520流動(dòng)經(jīng)過第一PMOS傳輸門器件602，并且隨后經(jīng)過第一p溝道上拉晶體管508至供電電壓(VDD)518。本公開構(gòu)想了將PMOS器件用于傳輸門器件602和/或604，以及替換地或共同地將本公開的范圍內(nèi)的PMOS器件用于晶體管530、532、540和/或542。

圖7A解說了根據(jù)本公開的一方面的PMOS器件的橫截面視圖。PMOS MOSFET器件700包括源極702、柵極704、漏極706、和半導(dǎo)體基板708。雖然被示為平面器件，但是PMOS MOSFET器件700可以是FinFET器件或環(huán)柵(gate-all-around)納米線器件而不脫離本公開的范圍。

在PMOS MOSFET器件700中，通過溝道的電流由空穴產(chǎn)生，并且由此源極702和漏極706是在原子外殼中缺失價(jià)電子的材料。在基于硅的PMOS器件中，源極702和漏極706可以是摻雜的硅，其中(諸)摻雜劑來自周期表的III族(即，硼、鋁、鎵、銦、和/或碲)。在其他半導(dǎo)體材料系統(tǒng)中，用作摻雜劑或者用作底層材料的材料可以來自其他周期表族。

在PMOS MOSFET器件700中，源極702和/或漏極706可以包括應(yīng)力源幾何結(jié)構(gòu)和/或應(yīng)力源材料以增加溝道710中的荷載流子遷移率。作為示例而非限定，在包括硅的半導(dǎo)體基板708中，硅鍺(SiGe)可以是源極702和/或漏極706中的材料以提供溝道710上的應(yīng)力。晶格幾何結(jié)構(gòu)的差異以及SiGe與硅之間的原子大小和原子鍵長(zhǎng)度的差異提供了溝道710上的壓應(yīng)力。溝道710上的應(yīng)力增加了通過溝道710的空穴遷移率。

如圖7A中所示，源極702和/或漏極706還可具有不規(guī)則形狀(諸如鋸齒形狀、凹槽、彎曲形狀、或位于柵極704下方的源極702和/或漏極706的其他形狀或部分)。此類應(yīng)力源區(qū)域712有助于增加溝道710上的應(yīng)力。

在本公開的一方面，溝道710還可以包括不同材料以增加溝道710中的應(yīng)力。例如，SiGe還可以在溝道710中以提供溝道710各處的附加應(yīng)力，這將進(jìn)一步增加PMOS MOSFET器件700中的空穴遷移率。應(yīng)力源區(qū)域712和溝道710、源極702、和/或漏極706中的不同材料使通過PMOS MOSFET器件700的載流子遷移率增大超過(例如，基于硅的MOSFET器件中的)包括硅的溝道710的載流子遷移率。換言之，溝道710可具有具備比半導(dǎo)體基板708的固有溝道遷移率大的固有溝道遷移率的材料、幾何形狀、或其他屬性。

因?yàn)镹MOS器件和PMOS器件具有不同荷載流子遷移率，所以與用于NMOS器件不同的材料可被用于PMOS器件。PMOS器件中的材料中的一種材料是硅鍺(SiGe)，但是其他材料(諸如III族-V族(III-V)二元材料、II-VI材料、或具有比硅的溝道遷移率高的溝道遷移率的其他材料)可在CMOS器件的p溝道器件部分被采用。

通過增加PMOS MOSFET器件700的溝道710荷載流子遷移率，當(dāng)PMOS MOSFET器件700被用作第一PMOS傳輸門器件602和/或第二PMOS傳輸門器件604、或者用作第一p溝道上拉晶體管508和/或第二p溝道上拉晶體管510時(shí)，通過CMOS器件的PMOS部分的載流子遷移率被增加。由此，針對(duì)讀操作的通過CMOS存儲(chǔ)器單元600的速度被增加。類似的速度增加被實(shí)現(xiàn)以用于寫操作，因?yàn)殡娏髡鲃?dòng)經(jīng)過具有比CMOS存儲(chǔ)器單元中的硅NMOS器件的載流子遷移率大的載流子遷移率的器件。

因?yàn)檫@些改進(jìn)在位單元等級(jí)處，所以總體靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)位單元/陣列性能和可靠性被改進(jìn)。這些改進(jìn)將適用而不論器件的縮放，因?yàn)椴牧喜幌衿渌俣雀倪M(jìn)技術(shù)一樣受光刻影響。

雖然在圖5、6、和7A中描述了SiGe，但是具有比硅的載流子遷移率高的載流子遷移率的任何其他半導(dǎo)體材料組成可以實(shí)現(xiàn)本公開的改進(jìn)和結(jié)構(gòu)。具有通過CMOS存儲(chǔ)器單元600內(nèi)的多個(gè)器件的較大載流子遷移率增加了讀/寫速度并且改進(jìn)了NMOS傳輸門器件上的單元寫余量。這種技術(shù)還改進(jìn)了較小幾何結(jié)構(gòu)(例如，低于14納米)中的FinFET性能，在較小幾何結(jié)構(gòu)中SRAM性能因供電電壓縮放和較高電流變化而趨向于降級(jí)。

作為示例而非限定，CMOS存儲(chǔ)器單元600中的SiGe PMOS上拉(PU)晶體管(例如，第一p溝道上拉晶體管508和/或第二p溝道上拉晶體管510)將SRAM位單元的最小讀電壓(讀Vmin)改進(jìn)約10％。SiGe PMOS傳輸門(PG)晶體管602/604改進(jìn)了SRAM讀性能和寫余量(WRM)(例如，分別改進(jìn)約20％和約40％)。

Si-Ge溝道PMOS傳輸門晶體管602/604還提供了對(duì)抗負(fù)偏置溫度不敏感性(NBTI)降級(jí)的內(nèi)置保護(hù)帶。NBTI使CMOS存儲(chǔ)器單元600的讀穩(wěn)定性(例如，最小讀電壓，Vmin)隨時(shí)間嚴(yán)重降級(jí)。這種可靠性改進(jìn)基于傳輸門和上拉晶體管中的柵極電介質(zhì)中的溝道載流子與缺陷之間的減少的交互。這些性能增強(qiáng)可在任何CMOS SRAM存儲(chǔ)器單元(諸如6T SRAM單元、8T SRAM單元、和10T SRAM單元)中被實(shí)現(xiàn)。此外，SRAM單元可以是平面器件、FinFET器件、或環(huán)柵納米線器件。

圖7B解說了根據(jù)本公開的一方面的CMOS存儲(chǔ)器單元的俯視圖。CMOS存儲(chǔ)器單元500包括n阱714和n阱716。PMOS MOSFET器件700可被包括在n阱714和716內(nèi)。在n阱714中，器件(例如，第一PMOS傳輸門器件602和第一p溝道上拉晶體管508)被耦合到位線520、供電電壓516(例如，VDD)和字線524。在n阱716中，器件(例如，第二PMOS傳輸門器件604和第二p溝道上拉晶體管510)被耦合到位線逆522、供電電壓516和字線524。CMOS存儲(chǔ)器單元500還包括耦合到V_SS(例如，地518)并且耦合到n阱714和716的第一NMOS下拉晶體管512和第二NMOS下拉晶體管514，如圖6中所示。

圖8是解說根據(jù)本公開的一方面的用于在半導(dǎo)體基板上制造器件的方法800的過程流程圖。在框802，使用第一p溝道器件將CMOS存儲(chǔ)器單元耦合到位線。在框804，使用第一p溝道器件將CMOS存儲(chǔ)器單元耦合到字線。該第一p溝道器件包括不同于CMOS存儲(chǔ)器單元的基板材料的第一溝道材料。該第一溝道材料具有比基板材料的固有溝道遷移率大的固有溝道遷移率。另外，該第一p溝道器件將CMOS存儲(chǔ)器單元耦合到位線和字線，例如，如圖6中所示。

根據(jù)本公開的進(jìn)一步方面，描述了一種互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元。在一種配置中，該CMOS SRAM單元包括具有位線和字線的CMOS存儲(chǔ)器單元。該CMOS SRAM單元例如可以是如圖5中所示的存儲(chǔ)器單元506。該CMOS SRAM單元還包括位線和字線。該位線可以是位線520并且該字線可以是字線524，如圖5中所示。該CMOS SRAM單元還包括用于將CMOS存儲(chǔ)器單元耦合到位線和字線的裝置。該用于耦合的裝置具有比CMOS存儲(chǔ)器單元的基板的固有溝道遷移率大的固有溝道遷移率。該耦合裝置例如可以是如圖6中所示的第一PMOS傳輸門器件602。在另一方面中，前述裝置可以是被配置成執(zhí)行由前述裝置敘述的功能的任何模塊或任何設(shè)備。

圖9是示出其中可有利地采用本公開的一方面的示例性無線通信系統(tǒng)900的框圖。出于解說目的，圖9示出了三個(gè)遠(yuǎn)程單元920、930和950以及兩個(gè)基站940。將認(rèn)識(shí)到，無線通信系統(tǒng)可具有遠(yuǎn)多于此的遠(yuǎn)程單元和基站。遠(yuǎn)程單元920、930和950包括包含所公開的PMOS晶體管的IC設(shè)備925A、925C和925B。將認(rèn)識(shí)到，其他設(shè)備也可包括所公開的PMOS晶體管，諸如基站、交換設(shè)備、和網(wǎng)絡(luò)裝備。圖9示出了從基站940到遠(yuǎn)程單元920、930和950的前向鏈路信號(hào)980，以及從遠(yuǎn)程單元920、930和950到基站940的反向鏈路信號(hào)990。

在圖9中，遠(yuǎn)程單元920被示為移動(dòng)電話，遠(yuǎn)程單元930被示為便攜式計(jì)算機(jī)，并且遠(yuǎn)程單元950被示為無線本地環(huán)路系統(tǒng)中的固定位置遠(yuǎn)程單元。例如，遠(yuǎn)程單元可以是移動(dòng)電話、手持式個(gè)人通信系統(tǒng)(PCS)單元、便攜式數(shù)據(jù)單元(諸如個(gè)人數(shù)據(jù)助理)、啟用GPS的設(shè)備、導(dǎo)航設(shè)備、機(jī)頂盒、音樂播放器、視頻播放器、娛樂單元、固定位置數(shù)據(jù)單元(諸如儀表讀數(shù)裝備)、或者存儲(chǔ)或取回?cái)?shù)據(jù)或計(jì)算機(jī)指令的其他設(shè)備、或者其組合。盡管圖9解說了根據(jù)本公開的各方面的遠(yuǎn)程單元，但本公開并不被限定于所解說的這些示例性單元。本公開的各方面可以合適地在包括所公開的器件的許多器件中使用。

圖10是解說用于半導(dǎo)體組件(諸如以上公開的器件)的電路、布局和邏輯設(shè)計(jì)的設(shè)計(jì)工作站的框圖。設(shè)計(jì)工作站1000包括硬盤1002，該硬盤1002包含操作系統(tǒng)軟件、支持文件、以及設(shè)計(jì)軟件(諸如Cadence或OrCAD)。設(shè)計(jì)工作站1000還包括促成對(duì)電路1006或半導(dǎo)體組件1008(諸如本公開的PMOS晶體管)的設(shè)計(jì)的顯示器1004。提供存儲(chǔ)介質(zhì)1010以用于有形地存儲(chǔ)電路1006或半導(dǎo)體組件1008的設(shè)計(jì)。電路1006或半導(dǎo)體組件1008的設(shè)計(jì)可以文件格式(諸如GDSII或GERBER)被存儲(chǔ)在存儲(chǔ)介質(zhì)1010上。存儲(chǔ)介質(zhì)1010可以是CD-ROM、DVD、硬盤、閃存、或者其他合適的設(shè)備。此外，設(shè)計(jì)工作站1000包括用于從存儲(chǔ)介質(zhì)1010接受輸入或者將輸出寫到存儲(chǔ)介質(zhì)1010的驅(qū)動(dòng)裝置1012。

存儲(chǔ)介質(zhì)1010上記錄的數(shù)據(jù)可指定邏輯電路配置、用于光刻掩模的圖案數(shù)據(jù)、或者用于串寫工具(諸如電子束光刻)的掩模圖案數(shù)據(jù)。該數(shù)據(jù)可進(jìn)一步包括與邏輯仿真相關(guān)聯(lián)的邏輯驗(yàn)證數(shù)據(jù)，諸如時(shí)序圖或網(wǎng)電路。在存儲(chǔ)介質(zhì)1010上提供數(shù)據(jù)通過減少用于設(shè)計(jì)半導(dǎo)體晶片的工藝數(shù)目來促成電路1006或半導(dǎo)體組件1008的設(shè)計(jì)。

對(duì)于固件和/或軟件實(shí)現(xiàn)，這些方法體系可以用執(zhí)行本文所描述功能的模塊(例如，規(guī)程、函數(shù)等等)來實(shí)現(xiàn)。有形地體現(xiàn)指令的機(jī)器可讀介質(zhì)可被用來實(shí)現(xiàn)本文所述的方法體系。例如，軟件代碼可被存儲(chǔ)在存儲(chǔ)器中并由處理器單元來執(zhí)行。存儲(chǔ)器可以在處理器單元內(nèi)或在處理器單元外部實(shí)現(xiàn)。如本文所用的，術(shù)語(yǔ)“存儲(chǔ)器”是指長(zhǎng)期、短期、易失性、非易失性類型存儲(chǔ)器、或其他存儲(chǔ)器，而并不限于特定類型的存儲(chǔ)器或存儲(chǔ)器數(shù)目、或記憶存儲(chǔ)在其上的介質(zhì)的類型。

如果以固件和/或軟件實(shí)現(xiàn)，則功能可作為一條或多條指令或代碼存儲(chǔ)在計(jì)算機(jī)可讀介質(zhì)上。示例包括編碼有數(shù)據(jù)結(jié)構(gòu)的計(jì)算機(jī)可讀介質(zhì)和編碼有計(jì)算機(jī)程序的計(jì)算機(jī)可讀介質(zhì)。計(jì)算機(jī)可讀介質(zhì)包括物理計(jì)算機(jī)存儲(chǔ)介質(zhì)。存儲(chǔ)介質(zhì)可以是能被計(jì)算機(jī)存取的可用介質(zhì)。作為示例而非限定，此類計(jì)算機(jī)可讀介質(zhì)可包括RAM、ROM、EEPROM、CD-ROM或其他光盤存儲(chǔ)、磁盤存儲(chǔ)或其他磁存儲(chǔ)設(shè)備、或能被用來存儲(chǔ)指令或數(shù)據(jù)結(jié)構(gòu)形式的期望程序代碼且能被計(jì)算機(jī)訪問的其他介質(zhì)；如本文中所使用的盤(disk)和碟(disc)包括壓縮碟(CD)、激光碟、光碟、數(shù)字多用碟(DVD)、軟盤和藍(lán)光碟，其中盤常常磁性地再現(xiàn)數(shù)據(jù)，而碟用激光光學(xué)地再現(xiàn)數(shù)據(jù)。上述的組合應(yīng)當(dāng)也被包括在計(jì)算機(jī)可讀介質(zhì)的范圍內(nèi)。

除了存儲(chǔ)在計(jì)算機(jī)可讀介質(zhì)上，指令和/或數(shù)據(jù)還可作為包括在通信裝置中的傳輸介質(zhì)上的信號(hào)來提供。例如，通信裝置可包括具有指示指令和數(shù)據(jù)的信號(hào)的收發(fā)機(jī)。這些指令和數(shù)據(jù)被配置成使一個(gè)或多個(gè)處理器實(shí)現(xiàn)權(quán)利要求中敘述的功能。

盡管已詳細(xì)描述了本公開及其優(yōu)勢(shì)，但是應(yīng)當(dāng)理解，可在本文中作出各種改變、替代和變更而不會(huì)脫離如由所附權(quán)利要求所定義的本公開的技術(shù)。例如，諸如“上方”和“下方”之類的關(guān)系術(shù)語(yǔ)是關(guān)于基板或電子器件使用的。當(dāng)然，如果該基板或電子器件被顛倒，則上方變成下方，反之亦然。此外，如果是側(cè)面取向的，則上方和下方可指代基板或電子器件的側(cè)面。而且，本申請(qǐng)的范圍并非旨在被限定于說明書中所描述的過程、機(jī)器、制造、物質(zhì)組成、裝置、方法和步驟的特定配置。如本領(lǐng)域的普通技術(shù)人員將容易從本公開領(lǐng)會(huì)到的，根據(jù)本公開，可以利用現(xiàn)存或今后開發(fā)的與本文所描述的相應(yīng)配置執(zhí)行基本相同的功能或?qū)崿F(xiàn)基本相同結(jié)果的過程、機(jī)器、制造、物質(zhì)組成、裝置、方法或步驟。因此，所附權(quán)利要求旨在將這樣的過程、機(jī)器、制造、物質(zhì)組成、裝置、方法或步驟包括在其范圍內(nèi)。

技術(shù)人員將進(jìn)一步領(lǐng)會(huì)，結(jié)合本文的公開所描述的各種解說性邏輯框、模塊、電路、和算法步驟可被實(shí)現(xiàn)為電子硬件、計(jì)算機(jī)軟件、或兩者的組合。為清楚地解說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實(shí)現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加于整體系統(tǒng)的設(shè)計(jì)約束。技術(shù)人員可針對(duì)每種特定應(yīng)用以不同方式來實(shí)現(xiàn)所描述的功能性，但此類實(shí)現(xiàn)決策不應(yīng)被解讀為致使脫離本公開的范圍。

結(jié)合本文的公開所描述的各種解說性邏輯框、模塊、以及電路可用設(shè)計(jì)成執(zhí)行本文中描述的功能的通用處理器、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其任何組合來實(shí)現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，處理器可以是任何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機(jī)。處理器還可被實(shí)現(xiàn)為計(jì)算設(shè)備的組合(例如，DSP與微處理器的組合、多個(gè)微處理器、與DSP核心協(xié)同的一個(gè)或多個(gè)微處理器、或者任何其他此類配置)。

結(jié)合本公開所描述的方法或算法的步驟可直接在硬件中、在由處理器執(zhí)行的軟件模塊中、或在這兩者的組合中體現(xiàn)。軟件模塊可駐留在RAM、閃存、ROM、EPROM、EEPROM、寄存器、硬盤、可移動(dòng)盤、CD-ROM或本領(lǐng)域中所知的任何其他形式的存儲(chǔ)介質(zhì)中。示例性存儲(chǔ)介質(zhì)耦合到處理器以使得該處理器能從/向該存儲(chǔ)介質(zhì)讀寫信息。在替換方案中，存儲(chǔ)介質(zhì)可以被整合到處理器。處理器和存儲(chǔ)介質(zhì)可駐留在ASIC中。ASIC可駐留在用戶終端中。替換地，處理器和存儲(chǔ)介質(zhì)可作為分立組件駐留在用戶終端中。

在一個(gè)或多個(gè)示例性設(shè)計(jì)中，所描述的功能可以在硬件、軟件、固件、或其任何組合中實(shí)現(xiàn)。如果在軟件中實(shí)現(xiàn)，則各功能可以作為一條或多條指令或代碼存儲(chǔ)在計(jì)算機(jī)可讀介質(zhì)上或藉其進(jìn)行傳送。計(jì)算機(jī)可讀介質(zhì)包括計(jì)算機(jī)存儲(chǔ)介質(zhì)和通信介質(zhì)兩者，包括促成計(jì)算機(jī)程序從一地向另一地轉(zhuǎn)移的任何介質(zhì)。存儲(chǔ)介質(zhì)可以是可被通用或?qū)Ｓ糜?jì)算機(jī)訪問的任何可用介質(zhì)。作為示例而非限定，這樣的計(jì)算機(jī)可讀介質(zhì)可以包括RAM、ROM、EEPROM、CD-ROM或其他光盤存儲(chǔ)、磁盤存儲(chǔ)或其他磁存儲(chǔ)設(shè)備、或能被用來攜帶或存儲(chǔ)指令或數(shù)據(jù)結(jié)構(gòu)形式的指定程序代碼手段且能被通用或?qū)Ｓ糜?jì)算機(jī)、或者通用或?qū)Ｓ锰幚砥髟L問的任何其他介質(zhì)。任何連接也被正當(dāng)?shù)胤Q為計(jì)算機(jī)可讀介質(zhì)。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(DSL)、或諸如紅外、無線電、以及微波之類的無線技術(shù)從web網(wǎng)站、服務(wù)器、或其他遠(yuǎn)程源傳送而來，則該同軸電纜、光纖電纜、雙絞線、DSL、或諸如紅外、無線電、以及微波之類的無線技術(shù)就被包括在介質(zhì)的定義之中。如本文中所使用的盤(disk)和碟(disc)包括壓縮碟(CD)、激光碟、光碟、數(shù)字多用碟(DVD)、軟盤和藍(lán)光碟，其中盤(disk)往往以磁的方式再現(xiàn)數(shù)據(jù)而碟(disc)用激光以光學(xué)方式再現(xiàn)數(shù)據(jù)。上述的組合應(yīng)當(dāng)也被包括在計(jì)算機(jī)可讀介質(zhì)的范圍內(nèi)。

提供對(duì)本公開的先前描述是為使得本領(lǐng)域任何技術(shù)人員皆能夠制作或使用本公開。對(duì)本公開的各種修改對(duì)本領(lǐng)域技術(shù)人員而言將容易是顯而易見的，并且本文中所定義的普適原理可被應(yīng)用到其他變型而不會(huì)脫離本公開的精神或范圍。因此，本公開并非旨在被限定于本文中所描述的示例和設(shè)計(jì)，而是應(yīng)被授予與本文中所公開的原理和新穎性特征相一致的最廣范圍。